信號完整性工程師工作職責　

主要職責：

　　1、負責單板硬件及互連設計的信號完整性和電源完整性分析，定制芯片級/單板級/系統級設計約束，編寫相關設計要求文檔，負責單板SI設計的正確性。

　　2、負責高速串行鏈路技術研究工作，應用解析、時/頻域仿真及測試驗證方法，對高速串行鏈路的收發器/無源通道/信號完整性測試等相關技術進行研究。負責公司高端產品系統串行鏈路設計方案評估和信號完整性指標分解。

　　3、負責電源完整性技術研究工作，應用解析、時/頻域仿真及測試驗證方法，對電源完整性分析及設計方法進行研究。負責公司高端產品電源設計方案評估和電源完整性設計約束定制。

任職資格：

　　1.對SerDes、PLL設計，LVDS、SSTL、HSTL、CML和其它高性能IO 技術有很好的了解。精通系統鏈路分析方法及工具使用，如HSPICE、Matlab、ADS等，精通一種3D建模工具，如Ansoft HFSS、CST Microwave studio等。能夠熟練使用信號完整性仿真工具，如Heperlynx、SigXplorer等。具備復雜電路的PCB設計經驗更佳。

　　2.熟練使用PI分析及優化工具進行電源完整性設計的經驗更佳，如Sigrity PowerSI/OPT、Ansoft SIWave、Cadence Allegro PCB PI等。對High speed Oscilloscopes, VNA, PNA, TDR, Bit Error rate testers, and Spectrum analyzer等儀器的測試方案有很好的了解。

　　3.有很好的數/模電路基礎、信號完整性和微波理論基礎。具備優秀的分析、溝通和文檔編寫能力，包括英語的聽說讀寫能力。有互連技術研究領域相關技術標準參與的經驗優先，如IBIS、OIF25G等。